在六大要素中，被讨论最多的是大概是半导体制程技术；半个多世纪以来，半导体制程技术无疑已成为英特尔的制胜法宝。在 2020 年架构日活动中，英特尔院士兼英特尔互联技术和集成总监介绍了英特尔的全新 10 纳米 SuperFin 技术，该技术代表了英特尔史上最重要的节点内制程技术增强。相比组合多项创新技术的全节点过渡，英特尔的 10 纳米 SuperFin 制程技术实现了性能改进，包括：

• ▪ 改进的 finFET 栅极制程，提升了电子移动性和晶体管速度

• ▪ 自对准四次曝光，可将金属堆栈中的关键 M0 和 M1 层的扩展密度提高近一倍

• ▪ 钴局部互联，可通过电阻实现减半，并将电迁移减少 5-10 倍

• ▪ COAG（活动栅极上接触）设计，通过将 finFET 的栅极触点从之前靠近晶体管的位置移动至晶体管栅极上方的位置，减少了每个晶体管的占用空间，从而进一步减小了单元尺寸和提高了晶体管密度

在英特尔 10 纳米 SuperFin 制程技术中，诸如此类的创新表明特征尺寸并非关系性能改进的唯一重要参数。

在 2020 年架构日活动召开前的几周时间，EEJournal 的 Kevin Morris 发表了标题为“纳米指标不再重要 (No More Nanometers)”的文章。在这篇充满先见之明的文章中，Kevin Morris 描述英特尔六大要素战略的实质，他在文中写道：

过去 30 年，我们真没有理由优化任何环节。我们耗费大量精力实现的 15-20% 改进，会被摩尔定律下催生的下一代节点（一般需要 2 年问世）的 2 倍性能提升轻松击败。既然如此，我们为何要执着于这种改进？我们只专注于构建我们需要的功能，并利用光刻技术进步提高速度和功效，并降低成本。然而，我们的工程师现在不能再维持现状了。我们必须提出全新方法提升性能和降低功耗，不能再让摩尔定律影响我们的系统设计研发。

在 2020 年架构日前，Morris 紧接着在 EEJournal 上又发表了一篇题为“英特尔 – 要么成功，要么挣扎”的文章，他写道：

制程技术的突飞猛进得益于各种创新，例如 finFET 和其他与几何空间缩小无关的进步。

这句话简洁概述了英特尔 10 纳米 SuperFin 制程技术的开发策略。（注：Morris 在第二篇文章中表达的观点回答了他在文章标题中提出的问题，即相信英特尔能够续写成功。）

2020 年架构日活动透露的 10 纳米 SuperFin 制程改进信息，在媒体人士和分析师中间引起了积极反响。下面列举一些评论：

然而，半导体制程技术只是第一大英特尔技术要素的一部分，封装技术是同样重要的另一部分。

封装改进能够大幅提升性能和功效，并可帮助降低成本。正因如此，2020 年架构日的第二场演讲从英特尔开发的众多封装创新中选择了一部分（如下所示）进行讨论，该话题的演讲嘉宾是英特尔高级首席工程师兼产品和制程集成总监 Ramune Nagisetty：

• EMIB（嵌入式多芯片互连桥接）和 AIB（英特尔高级接口总线），这两项技术用于借助 2.5D 封装技术将多个半导体芯片组合在一个封装中

• Foveros 技术，可将芯片封装扩展至三维空间

• 混合焊接，可进一步改进 3D 芯片封装

• Co-EMIB，混合 2D、2.5D 和 3D 封装技术，可借助辅助管芯和堆叠芯片联合体之间的高密度连接，创建大于十字线的基底

多年来，英特尔在 FPGA 开发中将 EMIB 和 AIB 封装技术用于异构集成。英特尔® Stratix® 10 和英特尔® Agilex™ FPGA 系列将异构封装用作基础技术，以组合 FPGA 基础芯片和各种高级 I/O 芯片，从而添加各种特性，如 116 Gbps SerDes 收发器、PCIe Gen5 端口及 UPI 和 CXL 一致性处理器附加端口。在英特尔 Stratix 10 MX FPGA 的创建中，异构集成也是使用的一项关键技术，支持在整体方案中加入高速 HBM2 内存芯片堆栈。

英特尔的高级封装技术让创建广泛、多样化的产品家族并将它们快速推向市场成为了可能。例如，异构集成加速了英特尔 Stratix 10 FPGA 系列最新成员 – 英特尔 Stratix 10 NX FPGA – 的开发，该产品已于最近发布，通过将英特尔 Stratix 10 MX FPGA 中的现有 FPGA 芯片替换为全新设计的 FPGA 芯片，为用户带来了 AI 优化型 FPGA。全新 FPGA 芯片使用 AI 张量块替换了现有的 DSP 模块，AI 张量块专为 AI 工作负载所需的计算功能而定制。结果，全新芯片将这些工作负载的性能提升了 15 倍。相比其他方法，异构集成帮助英特尔将英特尔 Stratix 10 NX FPGA 更快速推向市场，并为英特尔开辟了新的细分市场。

当然，英特尔 FPGA 不是英特尔芯片产品组合中唯一受益于英特尔高级封装技术的产品。例如，采用英特尔混合技术的英特尔® 酷睿™ 处理器（代号“Lakefield”）已于 6 月发布。英特尔酷睿处理器家族中的这些新成员开行业先河，率先采用了英特尔 Foveros 3D 堆栈技术与混合计算架构。

在 2020 年架构日期间，公司副总裁兼自定义逻辑设计总经理 Ravi Kuppuswamy 披露，英特尔的下一代 FPGA 将同时使用 Foveros 和 Co-EMIB 封装技术。同时，Kuppuswamy 透露了全新 SerDes 测试芯片的信息，该芯片目前在 NRZ 模式下可实现 112 Gbps 的速度，在 PAM4 模式下可实现 224 Gbps 的速度。全新 SerDes 将助力使用 Foveros 和 Co-EMIB 等高级封装技术，打造实用可行的半导体小芯片技术。

高级封装和异构集成的重要性受到了媒体人士和分析师的高度关注。许多刊物对 2020 年架构日透露的信息进行评论，例如：

在实现传输、处理和存储一切的目标的过程中，制程和封装技术并非英特尔所需的一切。随着世界持续探索使用计算技术的新方法，计算工作负载在不断变化和扩展。正因如此，XPU 架构的概念才成为英特尔的第二大技术要素。

英特尔为 XPU 架构提出了 4 种计算架构：

• 标量：许多英特尔 CPU 和处理器家族采用该架构

• 矢量：英特尔® Xe GPU 家族采用该架构（2020 年架构日活动对此进行了广泛讨论）

• 矩阵：英特尔® Habana® Gaudi® 和 Goya™ AI 处理器家族采用该架构

• 空间：英特尔 FPGA 家族采用该架构

所有这些处理架构对于将海量原始数据转变为有用信息至关重要，且都已用于英特尔半导体产品组合。为了将海量数据转变为切实有用的信息，未来的软件程序员需要能原生支持这四种基础计算架构的统一编程环境、架构和语言。正因如此，2020 年架构日安排了 oneAPI 演示会议。英特尔将举全公司之力推进 oneAPI 工作，开发一组统一的工具，帮助在这四种计算架构中部署应用和解决方案。

在此，我们将引用 EEJournal 上 Kevin Morris 文章“No More Nanometers”中的最后一句话：