基于DDR4的英特尔®FPGA第三代强化内存控制器是如何运行的?上电演示视频来了
2020-11-06
在之前的4期首批Agilex™ FPGA产品测试视频中，来自这款新器件背后的工程师们分别展示了Agilex™强大的低时延加速、100G以太网IP功能以及其中使用到的英特尔®两大收发器技术——E-Tile和P-Tile。接下来，就该轮到又一大重头戏——DDR4内存的运行情况测试了。
英特尔®Agilex™ FPGA 集成了一个灵活的DDR4强化内存控制器和一个内存PHY，即物理接口，其数据速率高达每秒3200兆比特，有充足的操作裕度确保内存运行稳定无误，这是英特尔在FPGA中使用的第三代强化内存控制器。其DDR4内存架构采用独特的设计，可确保即购即用的时序收敛，同时加快编译速度、减少逻辑占用空间并降低读写内存延迟。
今天，Pushkar Partani将与我们一起在实验室为大家展示Agilex™ FPGA DDR4接口的运行情况。
从该演示中可以看到，尽管它是一种全新的内存架构，但在很短的时间内就完成了DDR4接口的配置和校准。首批Agilex™ FPGA的DDR4 by-72接口运行状况良好，强化DDR4内存控制器减少了片上逻辑占用空间，并显著降低了功耗。